Инновационное ядро, защищенное IP, представляет собой блок обоснования или информации, которая используется как часть создания программируемой пользователем двери с FPGA или специализированной скоординированной схемой ASIC для объекта. IP-ядра являются частью развивающегося движения индустрии EDA по роботизации электронной схемы в сторону переработанного использования заранее составленных частей. В идеальном мире IP-ядро должно быть полностью удобным, то есть готовым к тому, чтобы его можно было без труда встроить в любую инновацию продавца или схему.
Эти IP-ядра могут быть отнесены к одной из трех классификаций: жесткие ядра, твердые ядра или уязвимые ядра. Жесткие ядра являются физическими признаками IP-проектов. Они лучше всего подходят для приложений «прикрепи и играй» и менее универсальны и адаптируемы, чем два других типа ядер. Как и жесткие ядра, твердые ядра, иногда называемые полужесткими ядрами, дополнительно передают данные о размещении, но их можно настраивать для разных приложений. Наиболее адаптируемое из трех, деликатных ядер существует либо в виде сводки сети, либо в виде сводки логических входов и связанных взаимосвязей, образующих код диалекта HDL для интегральных схем или оборудования.
Цифровые блоки DMA IP Core включают в себя богатые многоканальные возможности Scatter-Gather с IP-разрядами, ориентированными на центральные процессоры AXI/AHB DMA, PCI Express DMA и периферийные DMA-обмены с высокой/низкой скоростью передачи данных. Контроллер прямого доступа к памяти с основным межсоединением AHB ядро Verilog IP DB-DMAC-MC-AHB предлагает от 1 до 16 каналов с компонентом, сравнимым с формой AXI, с полной поддержкой подсветки AHB, но без дополнительных возможностей межсоединений AXI. предложения.
Чтобы узнать больше, посетите https://www.digitalblocks.com/dma.html.
